FPGA静态时序分析简单解读

发表于:11/15/2019 , 关键词: FPGA, 静态时序分析
任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式,老实说很晦涩,而且总能看到不同的版本,内容又不那么一致,为了彻底解决这个问题,我研究了一天,终于找到了一种很简单的解读办法,可以看透它的本质,而且不需要再记复杂的公式了。

Verilog实现VGA通信的驱动

发表于:11/15/2019 , 关键词: Verilog
VGA全称是Video Graphics Array,即视频图形阵列,是一个使用模拟信号进行视频传输的标准。分辨率高,显示速度快。

PCIe IP使用中的地址映射

发表于:11/15/2019 , 关键词: PCIe
PCIe发起的对Endpoint的访问应在Endpoint申请的BAR空间内,Endpoint申请BAR空间时申明了地址空间的大小,而Root Complex则根据实际情况决定从某个地址开始分配一段地址空间给Endpoint。

深入剖析Python的列表和元组

发表于:11/15/2019 , 关键词: python
相信大家对于Python的列表和元组两种数据结构并不陌生了,如果我问大家这两种数据结构有什么区别呢?列表和元组都是数组,列表是动态的数组可以修改,元组是静态的数组不可修改。除此之外,大家还能想到其他的区别吗?接下来就让我来详细给大家介绍一下吧。

ZYNQ学习之PL和PS接口

发表于:11/14/2019 , 关键词: Zynq
PL和PS的接口类型总共有两种——功能接口:AXI、EMIO、中断、DMA流控制、时钟调试接口;配置接口:PCAP、SEU、配置状态信号和Program/Done/Init信号。

FPGA时序分析的几个重要参数(Tpd Tsu Thold Tco)

发表于:11/14/2019 , 关键词: FPGA, 时序分析
传播延时,即I/O管脚输入到非寄存器输出延时。信号从任何一个I/O脚输入,通过一个宏单元内的组合逻辑后,从另一个管脚输出,所需要的时间。范围:5~12ns。

PCIe基础知识

发表于:11/14/2019 , 关键词: PCIe
随着现代处理器技术的发展,在互连领域中,使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比,高速差分信号可以使用更高的时钟频率,从而使用更少的信号线,完成之前需要许多单端并行数据信号才能达到的总线带宽。

研讨会报名:Alveo 定制架构计算研讨会 (杭州站)

发表于:11/14/2019 , 关键词: 研讨会, Alveo
此次会议将全面阐述 HLS 的编程思想,分享 FPGA 在定制计算架构计算的前沿研究与应用实践,并研讨开源硬件设计的启示。

FPGA基础设计:Verilog数据类型和表达式

发表于:11/13/2019 , 关键词: FPGA设计, Verilog
Verilog HDL中数据类型的作用是表示硬件中的数据存储和传输,总体上数据类型可以分为两类,代表不同的赋值方式和硬件结构。

驱动无处不在的连接,Xilinx Alveo U50 摘取全球电子成就奖

发表于:11/13/2019 , 关键词: Alveo-U50, 全球电子成就奖
近日,由全球电子技术领域知名媒体集团ASPENCORE主办的“2019全球CEO峰会”在深圳盛大举行,赛灵思大中华区销售副总裁唐晓蕾出席了此次峰会的压轴环节——圆桌论坛,与其他业界重磅嘉宾一起以“无处不在的连接”为主题,共同探讨全球连接趋势为工业和消费市场带来的机遇与挑战,以及如何让连接变得智慧且“有灵魂”。

号外号外:Xilinx 统一软件平台 Vitis 正式开放下载!

发表于:11/13/2019 , 关键词: Vitis 软件平台
重磅消息:Vitis 统一软件平台与优化开源库即日起正式开放免费下载了!

Xilinx 为驾驶员辅助系统和自动驾驶推出全球最高性能自适应器件

发表于:11/13/2019 , 关键词: 自动驾驶, ADAS, MPSoC
赛灵思公司(Xilinx)推出了两款赛灵思汽车级(XA)新器件 Zynq® UltraScale+™ MPSoC 7EV 和 11EG,进一步丰富其汽车级 16nm 产品系列。

学习笔记:Xilinx FPGA的结构和分类

发表于:11/12/2019 , 关键词: Xilinx FPGA
目前主流的FPGA都采用基于SRAM工艺的查找表结构,也有一些军品和宇航级FPGA采用Flash或者熔丝与反熔丝工艺的查找表结构。

【下载】Libmetal和OpenAMP用户指南

发表于:11/12/2019 , 关键词: OpenAMP, 用户指南
本用户指南介绍了如何开发一种方法以在Xilinx®Zynq®和Zynq UltraScale +™MPSoC平台上的多个处理器之间实现通信。

四位学术大咖坐镇XDF2019北京站

发表于:11/12/2019 , 关键词: XDF 2019
赛灵思2019年度的最大活动:赛灵思开发者大会(Xilinx Developer Forum, XDF)即将拉开帷幕。北京站的学术大咖现在隆重揭晓:
澳洲幸运8 欢乐生肖 吉林快3 秒速时时彩 广西快3走势 河北11选5 快3在线投注 韩国1.5分彩 上海时时乐开奖 五分时时彩